Instruction register

Схема


В регистре инструкций хранится текущий код операции, который загружается из регистра PD (predecode) по команде fetch. Загрузка производится только во время первого полутакта (PHI1).

PHI2 внутри защелки нужен для того, чтобы новое значение из регистра predecode не конфликтовало со старым значением защелки.

Выход регистра IR идёт на декодер в виде прямого значения (напр. IR5) и в виде обратного (напр. /IR5), для проверки является ли выбранный разряд нулем или единицей.

Разряды IR0 и IR1 имеют совмещенную логику обработки. Проверка на то, что IR0 или IR1 равны нулю проверяется раздельно, а проверка на то, что IR0 или IR1 равны "1" проверяется совместно, за исключением единственной линии декодера "impl", на которую подается значение IR0.

Дополнительно /IR5 подается на схему обработки инструкций вида set flag/clear flag.

Логическая схема

Регистр инструкций состоит из 8 D-триггеров, загрузка которых происходит при fetch * PHI1.




Назад...